SALPHOENIX®1A 系列 FPGA SERDES 模拟参数说明

1 术语/缩略词

AFE ：Analog Front End 模拟前端

DFE ：Decision Feedback Equalizer 判决反馈均衡器

CTLE ：Continuous Time Linear equalizer 线性均衡器

VGA ：Voltage Gain Amplifiers 电压增益放大器

ATT ： Attenuator 衰减器

2 关于本手册

本文描述安路可以 SERDES 发送和接收模拟参数的具体说明。主要内容包括用户通常需要调整哪些模拟参数，这些模拟参数对应的 CRI 寄存器地址及访问方法，还包括图形界面中相关的选项和用法等。本文还提供了模拟参数优化的建议和实施步骤。

3 发送输出摆幅（Swing，Amplitude）和预加重

调整发送 Swing 和预加重相关的参数有，这些参数在《UG909》中有说明。

TXN_VBOOST_EN

TX_VBOOST_LVL

TXN_IBOOST_LVL[3:0]

txN_eq_main[5:0]

txN_eq_post[5:0]

txN_eq_pre[5:0]

发送输出 Swing 调整分为 2 种模式，即普通模式和 Boost 模式。普通模式下，发送 Swing 最高为 900mV；Boost 模式下，发送 Swing 最高为 1100mV，可选 1000mV 和 900mV 两个档位。TXN_VBOOST_EN=0 时，TX Driver 为普通模式；TXN_VBOOST_EN=1 时，TX Driver 为 Boost 模式。

在普通模式下，当 txN_eq_main[5:0]+ txN_eq_post[5:0]/4+ txN_eq_pre[5:0]/4=40 时，发送 Swing 达到最高值。减小 txN_eq_main，txN_eq_post，txN_eq_post 都会减小 Swing，当 txN_eq_main[5:0]+ txN_eq_post[5:0]/4+ txN_eq_pre[5:0]/4=20 时，Swing 减半。

在 Boost 模式下，TX_VBOOST_LVL 可以选择 Swing 最高值。当 TX_VBOOST_LVL=3 时 Swing 最高值为 900mV，当 TX_VBOOST_LVL=4 时 Swing 最高为 1000mV，当 TX_VBOOST_LVL=5 时 Swing 最高为 1100mV。一般选择 TX_VBOOST_LVL 固定为 5，即 Swing 最高为 1100mV。当 TX_VBOOST_LVL 固定为 5 时通过调节 TXN_IBOOST_LVL[3:0]的值，可以对 Swing 最高值进行细微调整，可在 900mV 至 1100mV 细调。一般情况下可将 TX_IBOOST_LVL[3:0]固定为最大值，即 0xF，这时 Swing 最大值为 1100mV。此时可以按照普通模式一样的办法调节 txN_eq_main[5:0]+ txN_eq_post[5:0]/4+ txN_eq_pre[5:0]/4 的值，来调整输出 Swing。TX_VBOOST_LVL 这个参数 Lane0 和 Lane1 共用。

发送方向的 pre-amplitude，post-amplitude，和 DC Swing 如下图所示。



图 3- 1 发送均衡效果

计算差分 pre-amplitude, post-amplitude, 和 DC Swing 用下面的公式：

- Pre-amplitude = Vswing * (C0 + |C-1| - | C1|)/40
- Post_amplitude = Vswing * (C0 - |C-1| + |C1|)/40
- DC_swing = Vswing * (C0 - |C-1| - |C1|)/40
- Max_Swing = Vswing * (C0 + |C-1| + |C1|)/40

如果要最大的 Swing 输出，设置 C0 + |C-1| + |C+1| = 40，这时 Max_Swing = Vswing。 要减小发送 Swing，把 C0 + |C-1| + |C1|设置到 40 以下即可。比如，在 C0 + |C-1| + |C1| = 20 的情况下，输出 Swing 减半。

4 接收模拟前端（AFE）的手工调节

接收模拟前端（AFE）包含 4 个部分。分别是端接（TERM），衰减器（ATT），CTLE 和 VGA。如下图。



图 4- 1 接收模拟前端内部模块图

每个模块分别介绍如下：

- **Termination (TERM) 端接**

端接 TERM 模块是以外部参考电阻为基础进行校准得到的，外部参考电阻为 200 欧姆。外部参考电阻接法见《UG907》。RX 端接如下图所示。用户可以通过 rxN_term_acdc 配置 RX 端接电压。当 rxN_term_acdc=1 时，RX 端接到地 Ground（如下图左边所示）；当 rxN_term_acdc=0 时，RX 端接悬空 Floating（如下图右边所示）。

RX 端接悬空通常用于 DC 耦合的情景。在 DC 耦合的情况下，RX 差分输入信号摆幅峰峰值 pk-pk 不得超过 850mV，单端摆幅峰峰值（pk-pk）不得超过 425mV。在 DC 耦合时，RX 管脚单端信号共模电压需控制在 200mV-600mV 之间，单端信号幅度在共模电压+/-212.5mV 之内。

默认状态下，端接电阻在 SERDES 初始化过程中会自动进行校准（Calibration），校准结束以后 P 和 N 差分阻抗约为 100 欧姆左右。端接电阻通常都要使能，即 rxN_term_en 通常设置为 1。



图 4- 2 接收端接 RX TERM

- **Attenuator (ATT) 衰减器**

衰减器模块可以把输入信号衰减到后续的 CTLE 可接收的电压范围。主要是为了支持 short reach 的通道。衰减是由 rxN_eq_att_lvl 来控制的。衰减器的工作范围是-11dB 至-2dB。当 rxN_eq_att_lvl 为 0 时，衰减为-2dB。

- **Continuous Time Linear equalizer (CTLE) 线性均衡器**

CTLE 模块可以支持高频放大，放大的范围是 2dB-15dB。CTLE 的 boost level，boost pole frequency 和 boost bandwidth 是可以编程控制的。分别是下面这些端口来控制。rxN_eq_ctle_boost, rxN_eq_ctle_pole 和 rxN_rate。

- **Voltage Gain Amplifiers (VGA1 and VGA2) 电压增益放大器**

VGA 的主要目的是为了保持信号幅度 Swing 为常量。模拟增益是 rxN_eq_vga1_gain 和 rxN_eq_vga2_gain 来控制的，带宽 BW 控制是 rxN_rate 来控制的。VGA1 和 VGA2 是串联的两个增益放大电路，通常这两个 VGA 控制寄存器要设置为相等的幅度。建议使用 IP Generator 产生的默认值。每个 VGA 的增益范围是 0.5dB-5dB。rxN_eq_vga1_gain 和 rxN_eq_vga2_gain 的值越大，代表增益幅度越大。

- **Decision Feedback Equalizer（DFE）功能简介**

在 VGA 电路后级有一个 5-TAP 的 DFE，它是不间断自适应的。DFE 的数据被 sampler 采样，然后进入 RX Deseirializer 转成并行数据，和恢复时钟一起送到 PCS。 DFE 是可以被关闭的，由 rxN_dfe_bypass 端口来控制。

5 自适应接收均衡

接收器支持接收均衡，接收参数自适应和增减对端器件发送侧均衡参数调整命令。对 DFE 和链路自适应必须的协议，接收均衡由 rxN_adapt_req 发起。接收自适应完成后，rxN_adapt_ack 会拉高。

5.1 一次性自适应均衡用法

RXN_ADAPT_CONT 设置为 0，RXN_OFFCAN_CONT 设置为 0，rxN_adapt_req 拉高触发自适应过程，自适应过程结束后，rxN_adapt_ack 拉高。此后 rxN_adapt_req 拉低，随后 rxN_adapt_ack 信号拉低，表示自适应过程结束。时序图如下，使用通配符*替代 N，表示 Lane 编码。



图 5- 1 触发一次性自适应均衡的方法

5.2 连续自适应均衡用法

连续自适应模式下，VGA 和 DFE 可以做不间断的自适应，Offset Cancellation 电路也可以做连续不间断自适应。RXN_ADAPT_CONT 置为 1，设置 VGA 和 DFE（如果已经使能）不间断自适应模式；RXN_OFFCAN_CONT 置为 1，设置 Offset Cancellation 不间断自适应。RXN_ADAPT_CONT 和 RXN_OFFCAN_CONT 可以同时为 1，设置 VGA，DFE 和 Offset Cancellation 不间断自适应。设置好以上参数以后，再通过 rxN_adapt_req 来触发连续不间断的自适应。时序和触发一次性自适应是类似的，如下图所示，使用通配符*替代 N，表示 Lane 编码。



图 5- 2 触发连续不间断自适应均衡的方法

触发自适应之后，可以用下面两种机制其中之一去更新对端器件的发送参数。

Figure of Merit (FOM)

8 位输出端口 rxN_adapt_fom[7:0]表示接收眼图的质量。值越高意味着眼图质量越好。rxN_adapt_fom[7:0]在 rxN_adapt_ack 拉高时有效。该机制通常用于 PCIe，也可以用于其他通用协议。

Direct Change（更改方向）

rxN_txpre_dir[1:0]，rxN_txmain_dir[1:0]，和 rxN_txpost_dir[1:0]输出端口发出 increment（增）/decrement（减）/hold（保持）命令给对端器件，命令器发送参数根据所提示的方向进行更改和调整。rxN_txpre_dir[1:0]，rxN_txmain_dir[1:0]，和 rxN_txpost_dir[1:0]输出端口在 rxN_adapt_ack 拉高时有效。该方式用于 10GBASE-KR。

6 SERDES IP Generator 中模拟参数和 CRI 寄存器的对应关系

SERDES 大部分的配置都是用端口来控制的，例如调节发送摆幅和预加重，都是通过某些输入端口由用户逻辑通过寄存器来控制的。其中和 PMA 相关的配置，除了端口可以控制外，CRI 寄存器也可以控制。为简化逻辑设计端口数量，部分配置可以通过 CRI 接口去访问。本文描述哪些 SERDES IP 图形界面中的选项可以由 CRI 接口去控制，而不需要用户逻辑控制相应的端口。

如前所述，PMA 相关的配置大多都可以通过 CRI 接口去控制。因此，SERDES IP 图形界面第一页（Protocol and dual）和第二页（PCS）都是不能通过 CRI 控制的，而第三页（PMA）基本上都可以通过 CRI 接口来配置。

SERDES IP 图形界面第三页的配置选项如下图。



图 6- 1 SERDES IP 图形界面第三页

以下注意介绍每个选项的推荐配置方法和流程。

6.1 TX Boost 选项

该选项勾选后，这两个参数 TXN_IBOOST_LVL，TXN_VBOOST_EN 被拉出来，否则由 IP 给默认值。这两个参数所对应的 CRI 寄存器如下表。表格中高亮黑色为相关寄存器，灰色为不相关寄存器，下同。

0x1N02	15	MAIN_OVRD_EN	R/W	使能 txN_eq_main 的 Override 模式
	14:9	TXN_MAIN_CURSOR	R/W	Override 值 for txN_eq_main
	8	EN	R/W	使能下述参数 Override 模式: txN_vboost_en txN_iboost_lvl txN_beacon_en txN_disable
	7	VBOOST_EN	R/W	Override 值 for txN_vboost_en

	6:3	IBOOST_LVL	R/W	Override 值 for txN_iboost_lvl
	2	BEACON_EN	R/W	Override 值 for txN_beacon_en
	1	DISABLE	R/W	Override 值 for txN_disable
	0	NYQUIST_DATA	R/W	保留，设置为 0

使能 VBOOST_EN 的设置方法，将 0x1N02 地址的 bit8 配置为 1，bit7 配置为 1；关闭 VBOOST_EN 的配置方法，将 0x1N02 地址的 bit8 配置为 1，bit7 配置为 0；调整 IBOOST_LVL 的方法，将 0x1N02 地址的 bit8 配置为 1，bit7 配置为 1，bit6:3 配置为需要的值，该参数详细说明见《UG909_安路科技 PH1A 系列 FPGA SERDES 用户手册》，以下简称《用户手册》，最大值 F 最小值 0；其余的 bits 都配置为 0。

6.2 TX Equalization

该选项使能后这些端口 txN_eq_main，txN_eq_post，txN_eq_pre，被拉出来。其中 txN_eq_main 对应的 CRI 寄存器信息如下表。

0x1N02	15	MAIN_OVRD_EN	R/W	使能 txN_eq_main 的 Override 模式
	14:9	TXN_MAIN_CURSOR	R/W	Override 值 for txN_eq_main
	8	EN	R/W	使能下述参数的 Override 模式： txN_vboost_en txN_iboost_lvl txN_beacon_en txN_disable
	7	VBOOST_EN	R/W	Override 值 for txN_vboost_en
	6:3	IBOOST_LVL	R/W	Override 值 for txN_iboost_lvl
	2	BEACON_EN	R/W	Override 值 for txN_beacon_en
	1	DISABLE	R/W	Override 值 for txN_disable
	0	NYQUIST_DATA	R/W	保留，设置为 0

调节 txN_eq_main 的方法是将 0x1N02 的 bit15 写为 1，将 bit14:9 设置为需要的值。其余 bits 配置为 0。

txN_eq_post 和 txN_eq_pre 对应的 CRI 寄存器信息如下表。

0x1N03	13	POST_OVRD_EN	R/W	使能 txN_eq_post 的 Override 模式
	12:7	TXN_POST_CURSOR	R/W	Override 值 for txN_eq_post
	6	PRE_OVRD_EN	R/W	使能 txN_eq_pre 的 Override 模式
	5:0	TXN_PRE_CURSOR	R/W	Override 值 for txN_eq_pre

调节 txN_eq_post 的方法是，将 0x1N03 的 bit13 设置为 1，将 12:7 设置为需要的值，该参数说明详见《用户手册》；调节 txN_eq_pre 的方法是，将 0x1N03 的 bit6 设置为 1，将 5:0 设置为需要的值，该参数说明详见《用户手册》；也可以两个参数同时调节。

6.3 TX Polarity

这个参数将 txN_invert 端口拉出，对应的 CRI 寄存器信息如下表。

0x1N01	15	EN	R/W	使能下述参数的 Override 模式： txN_detrx_req txN_mpllb_sel txN_pmadata_width txN_rate[2:0] txN_pstate[1:0] txN_lpd txN_req txN_data_en txN_invert txN_reset txN_clk_rdy
	14	DETECT_RX_REQ	R/W	Override 值 for txN_detrx_req
	13	MPLLB_SEL	R/W	Override 值 for txN_mpllb_sel
	12:11	WIDTH	R/W	Override 值 for txN_pmadata_width
	10:8	RATE	R/W	Override 值 for txN_rate[2:0]
	7:6	PSTATE	R/W	Override 值 for txN_pstate[1:0]
	5	LPD	R/W	Override 值 for txN_lpd
	4	REQ	R/W	Override 值 for txN_req
	3	DATA_EN	R/W	Override 值 for txN_data_en
	2	INVERT	R/W	Override 值 for txN_invert
	1	RESET	R/W	Override 值 for txN_reset
	0	CLK_RDY	R/W	Override 值 for txN_clk_rdy
0x1N0d	15	Disable	R	FPGA 中设置的 txN_disable 原始值
	14	DETECT_RX_REQ	R	FPGA 中设置的 txN_detrx_req 原始值
	13	MPLLB_SEL	R	FPGA 中设置的 txN_mpllb_sel 原始值
	12:11	WIDTH	R	FPGA 中设置的 txN_pmadata_width 原始值
	10:8	RATE	R	FPGA 中设置的 txN_rate[2:0] 原始值
	7:6	PSTATE	R	FPGA 中设置的 txN_pstate[1:0]原始值
	5	LPD	R	FPGA 中设置的 txN_lpd 原始值
	4	REQ	R	FPGA 中设置的 txN_req 原始值
	3	DATA_EN	R	FPGA 中设置的 txN_data_en 原始值
	2	INVERT	R	FPGA 中设置的 txN_invert 原始值
	1	RESET	R	FPGA 中设置的 txN_reset 原始

				值
	0	CLK_RDY	R	FPGA 中设置的 txN_clk_rdy 原始值

用户如果需要改写 txN_invert 的值，必须先使能 bit15，但 bit15 除了使能 txN_invert 改写，还使能了其他寄存器改写，因此需要读回其他寄存器的值。这些寄存器对应的只读寄存器是 0x1N0d，用户必须从这个寄存器回读才能知道这些配置原始的值。具体步骤如下：读回 1N0d 寄存器并保存，将保存的数据 bit2 设置为想要设置 txN_invert 的值，将 bit15 改为 1，其余的 bits 都保留为 0x1N0d 回读的值，得到的新的 16bit 值写入 0x1N01 寄存器中。

6.4 TX Power State

这个选项勾选后，将 txN_pstate 端口拉出。这个端口用于配置低功耗场景。相关的寄存器列表和第 3 项相同，步骤也是一样的，区别就是第 3 项操作的是 bit2，而这个第 4 项操作的是 bit7:6。

0x1N01	15	EN	R/W	使能下述参数的 Override 模式： txN_detrx_req txN_mpllb_sel txN_pmadata_width txN_rate[2:0] txN_pstate[1:0] txN_lpd txN_req txN_data_en txN_invert txN_reset txN_clk_rdy
	14	DETECT_RX_REQ	R/W	Override 值 for txN_detrx_req
	13	MPLLB_SEL	R/W	Override 值 for txN_mpllb_sel
	12:11	WIDTH	R/W	Override 值 for txN_pmadata_width
	10:8	RATE	R/W	Override 值 for txN_rate[2:0]
	7:6	PSTATE	R/W	Override 值 for txN_pstate[1:0]
	5	LPD	R/W	Override 值 for txN_lpd
	4	REQ	R/W	Override 值 for txN_req
	3	DATA_EN	R/W	Override 值 for txN_data_en
	2	INVERT	R/W	Override 值 for txN_invert
	1	RESET	R/W	Override 值 for txN_reset
	0	CLK_RDY	R/W	Override 值 for txN_clk_rdy
0x1N0d	15	Disable	R	FPGA 中设置的 txN_disable 原始值
	14	DETECT_RX_REQ	R	FPGA 中设置的 txN_detrx_req 原始值
	13	MPLLB_SEL	R	FPGA 中设置的 txN_mpllb_sel 原始值
	12:11	WIDTH	R	FPGA 中设置的

				txN_pmadata_width 原始值
	10:8	RATE	R	FPGA 中设置的 txN_rate[2:0]原始值
	7:6	PSTATE	R	FPGA 中设置的 txN_pstate[1:0]原始值
	5	LPD	R	FPGA 中设置的 txN_lpd 原始值
	4	REQ	R	FPGA 中设置的 txN_req 原始值
	3	DATA_EN	R	FPGA 中设置的 txN_data_en 原始值
	2	INVERT	R	FPGA 中设置的 txN_invert 原始值
	1	RESET	R	FPGA 中设置的 txN_reset 原始值
	0	CLK_RDY	R	FPGA 中设置的 txN_clk_rdy 原始值

6.5 TX SSC

这个选项勾选后，以下端口被拉出来。

- mplla_ssc_clk_sel
- mplla_ssc_en
- mplla_ssc_freq_cnt_init
- mplla_ssc_freq_cnt_peak
- mplla_ssc_up_spread
- mpllb_ssc_clk_sel
- mpllb_ssc_en
- mpllb_ssc_freq_cnt_init
- mpllb_ssc_freq_cnt_peak
- mpllb_ssc_up_spread

SSC 功能建议使用端口测试。

6.6 TX Beacon Ports

Beacon 使能信号见下表。

0x1N02	15	MAIN_OVRD_EN	R/W	使能 txN_eq_main 的 Override 模式
	14:9	TXN_MAIN_CURSOR	R/W	Override 值 for txN_eq_main
	8	EN	R/W	使能下述参数的 Override 模式： txN_vboost_en txN_iboost_lvl txN_beacon_en txN_disable
	7	VBOOST_EN	R/W	Override 值 for txN_vboost_en
	6:3	IBOOST_LVL	R/W	Override 值 for txN_iboost_lvl

	2	BEACON_EN	R/W	Override 值 for txN_beacon_en
	1	DISABLE	R/W	Override 值 for txN_disable
	0	NYQUIST_DATA	R/W	保留，设置为 0
0x1N0e	15:12	reserved	R	保留
	11:6	TXN_MAIN_CURSOR	R	FPGA 中设置的 txN_eq_main 原始值
	5	VBOOST_EN	R	FPGA 中设置的 txN_vboost_en 原始值
	4:1	IBOOST_LVL	R	FPGA 中设置的 txN_iboost_lvl 原始值
	0	BEACON_EN	R	FPGA 中设置的 txN_beacon_en 原始值
0x1Nc8	15:1	reserved	R	保留
	0	lfps_high_priority	R/W	Beacon 使能和 data 使能的优先级设置。 1: LFPS/beacon data is transmitted first 0: TX data is transmitted first instead of LFPS/beacon data

使能 Beacon 的操作步骤为,先读回 0x1N0e 并记录 VBOOST_EN, IBOOST_LVL 的原始值，将 0x1N02 的 bit8 写入 1，将 0x1N02 的 bit7 和 bit6:3 分别写入 0x1N0e 回读的 VBOOST_EN，IBOOST_LVL 原始值，bit2 设置为 1 使能 BEACON，其余的 bits 写入 0；最后将 0x1Nc8 写入 16’h1,使能 beacon data 路径。

退出 Beacon 信号的步骤，先读回 0x1N0e 并记录 VBOOST_EN, IBOOST_LVL 的原始值，将 0x1N02 的 bit8 写入 1，将 0x1N02 的 bit7 和 bit6:3 分别写入 0x1N0e 回读的 VBOOST_EN，IBOOST_LVL 原始值，bit2 设置为 0 关闭 BEACON，其余的 bits 写入 0；最后将 0x1Nc8 写入 16’h0,关闭 beacon data 路径。

6.7 TX Detect RX

这个选项只能之后，以下端口会被拉出。

- txN_detrx_req
- txN_detrx_result

建议使用端口测试，控制比较方便。

6.8 RX CDR PPM

这个选项使能后以下端口被拉出来。

- rxN_cdr_ppm_max

这个端口用于设置 CDR 失锁的判决门限，建议使用默认值，不推荐修改。建议不勾选。

6.9 RX LOS Threshold

该选项使能后，用户可以配置 LOS 信号的判决电压阈值，即 RXN_LOS_THRESHOLD。推荐使用默认值，不推荐手工修改。建议不勾选。

6.10 RX Equalization

该选项使能后，以下端口被拉出来。

- rxN_adapt_ack
- rxN_adapt_fom
- rxN_adapt_in_prog
- rxN_adapt_mode
- rxN_adapt_req
- rxN_adapt_sel

还有以下参数也可以设置

- RXN_EQ_ATT_LVL
- RXN_EQ_CTLE_POLE
- RXN_ADAPT_CONT

这个选项主要是使能 RX 均衡相关的功能，建议使用默认值，不要勾选，因为勾选后用户需提供默认配置。

但用户可以通过 CRI 接口使能 RX 均衡自适应。使能 RX 均衡自适应相关寄存器如下。

0x3N08	15:9	reserved	R	保留
	8	CONT_OVRD_EN	R/W	使能下述参数的 Override 模式： rxN_adapt_cont rxN_offcan_cont
	7	OFFCAN_CONT	R/W	rxN_offcan_cont override 值
	6	ADAPT_CONT	R/W	rxN_adapt_cont override 值
	5	ADAPT_REQ_OVRD_EN	R/W	使能 rxN_adapt_req 的 Override 模式
	4	ADAPT_REQ	R/W	rxN_adapt_req override 值
	3	RXN_LOS_THRSHLD_OVRD_EN	R/W	使能 rxN_los_threshold 的 Override 模式
	2:0	RXN_LOS_THRSHLD_OVRD_VAL	R/W	rxN_los_threshold override 值

使能 RX 均衡自适应的步骤是将 0x3N08 写入 16’h30(bit5 和 bit4)，然后再向 0x3N08 写入 16’h20（bit5 写入 1，bit4 写入 0）。若自适应完成，可读取 3N5e 看 RXN_ADAPT_DONE 是否拉高。该寄存器介绍如下表。

RAWLANEN_DIG_AON_RXN_ADAPT_DONE

0x3N5e	15:2	Reserved	R	保留
	1	RXN_ADPT_IQ_VLD	R/W	Description: Indicates if the RX adapted value of IQ for bank 0 is valid Value After Reset: 0x0 Exists: Always Reset Mask: 0x1
	0	RXN_ADAPT_DONE	R/W	Description: Indicates whether RX adaptation has completed or not. Value

				After Reset: 0x0 Exists: Always Reset Mask: 0x1

自适应均衡后的效果可以通过读取 3N11 寄存器得到 FOM 值，FOM 值越大表示自适应效果越好。

RAWLANEN_DIG_PCS_XF_RXN_ADAPT_FOM

0x3N11	15:8	Reserved	R	保留
	7:0	RXN_ADAPT_FOM	R	Description: RX Adaptation Figure of Merit Value After Reset: 0x0 Exists: Always Reset Mask: 0xff

6.11 RX Polarity Control

这个参数将 rxN_invert 端口拉出，对应的 CRI 寄存器信息如下表。

0x1N05	15:14	Reserved	R	保留
	13	EN（0x1N05 地址中的控制信号使能）	R/W	使能下述信号的 Override rxN_dfe_bypass rxN_div16p5_clk_en rxN_pmadata_width rxN_rate rxN_pstate rxN_lpd rxN_req rxN_data_en rxN_invert rxN_reset
	12	RXN_DFE_BYPASS	R/W	Override 值 for rxN_dfe_bypass
	11	DIV16P5_CLK_EN	R/W	Override 值 for rxN_div16p5_clk_en
	10:9	WIDTH	R/W	Override 值 for rxN_pmadata_width
	8:7	RATE	R/W	Override 值 for rxN_rate
	6:5	PSTATE	R/W	Override 值 for rxN_pstate
	4	LPD	R/W	Override 值 for rxN_lpd
	3	REQ	R/W	Override 值 for rxN_req
	2	DATA_EN	R/W	Override 值 for rxN_data_en
	1	INVERT	R/W	Override 值 for rxN_invert
	0	RESET	R/W	Override 值 for rxN_reset
0x1N11	15;14	Reserved	R	保留
	13	Reserved	R	保留
	12	RXN_DFE_BYPASS	R	FPGA 中设置的 rxN_dfe_bypass 原始值
	11	DIV16P5_CLK_EN	R	FPGA 中设置的 rxN_div16p5_clk_en 原始值
	10:9	WIDTH	R	FPGA 中设置的 rxN_pmadata_width 原始值
	8:7	RATE	R	FPGA 中设置的 rxN_rate 原始值
	6:5	PSTATE	R	FPGA 中设置的 rxN_pstate 原始

				值
	4	LPD	R	FPGA 中设置的 rxN_lpd 原始值
	3	REQ	R	FPGA 中设置的 for rxN_req 原始值
	2	DATA_EN	R	FPGA 中设置的 rxN_data_en 原始值
	1	INVERT	R	FPGA 中设置的 rxN_invert 原始值
	0	RESET	R	FPGA 中设置的 rxN_reset 原始值

用户如果需要改写 rxN_invert 的值，必须先使能地址 0x1N05 的 bit13，但 bit13 除了使能 rxN_invert 改写，还使能了其他寄存器改写，因此需要读回其他寄存器的值，才能知道原来配置的值是多少。这些寄存器对应的只读寄存器是 0x1N11。因此具体步骤如下：先读回 0x1N11 寄存器并保存，将保存的数据 bit1 设置为想要设置的值，将 bit15 改为 1，其余的 bits 都写入 0x1N11 回读值，然后将得到的 16bit 数据写入 0x1N05 寄存器中。

6.12 RX Power State

这个选项勾选后，将 rxN_pstate 端口拉出。这个端口用于配置低功耗场景。相关的寄存器列表和第 11 项相同，步骤也是一样的，区别就是第 11 项操作的是 bit1，而这个第 12 项操作的是 bit6:5。

0x1N05	15:14	Reserved	R	保留
	13	EN（0x1N05 地址中的控制信号使能）	R/W	使能下述信号的 Override rxN_dfe_bypass rxN_div16p5_clk_en rxN_pmadata_width rxN_rate rxN_pstate rxN_lpd rxN_req rxN_data_en rxN_invert rxN_reset
	12	RXN_DFE_BYPASS	R/W	Override 值 for rxN_dfe_bypass
	11	DIV16P5_CLK_EN	R/W	Override 值 for rxN_div16p5_clk_en
	10:9	WIDTH	R/W	Override 值 for rxN_pmadata_width
	8:7	RATE	R/W	Override 值 for rxN_rate
	6:5	PSTATE	R/W	Override 值 for rxN_pstate
	4	LPD	R/W	Override 值 for rxN_lpd
	3	REQ	R/W	Override 值 for rxN_req
	2	DATA_EN	R/W	Override 值 for rxN_data_en
	1	INVERT	R/W	Override 值 for rxN_invert
	0	RESET	R/W	Override 值 for rxN_reset
0x1N11	15;14	Reserved	R	保留
	13	Reserved	R	保留
	12	RXN_DFE_BYPASS	R	Override 值 for rxN_dfe_bypass
	11	DIV16P5_CLK_EN	R	Override 值 for

				rxN_div16p5_clk_en
	10:9	WIDTH	R/W	Override 值 for rxN_pmadata_width
	8:7	RATE	R/W	Override 值 for rxN_rate
	6:5	PSTATE	R/W	Override 值 for rxN_pstate
	4	LPD	R/W	Override 值 for rxN_lpd
	3	REQ	R/W	Override 值 for rxN_req
	2	DATA_EN	R/W	Override 值 for rxN_data_en
	1	INVERT	R/W	Override 值 for rxN_invert
	0	RESET	R/W	Override 值 for rxN_reset

6.13 RX SSC

这个选项勾选以后，rxN_cdr_ssc_en 信号会被拉出来。

推荐使用端口来使能 RX SSC。

6.14 调节接收 AFE（CTLE，VGA 和 ATT）

相关寄存器如下。

LANEN_DIG_ASIC_RXN_OVRD_EQ_IN_0

0x1N09	15:14	Reserved	R	保留
	13:9	EQ_CTLE_BOOST	R/W	Description: Override value for rxN_eq_ctle_boost. Its override enable is RXN_OVRD_EQ_IN_1.EQ_OVRD_EN Value After Reset: 0x6 Exists: Always Reset Mask: 0x1f
	8:6	EQ_VGA2_GAIN	R/W	Description: Override value for rxN_eq_vga2_gain. Its override enable is RXN_OVRD_EQ_IN_1.EQ_OVRD_EN Value After Reset: 0x7 Exists: Always Reset Mask: 0x7
	5:3	EQ_VGA1_GAIN	R/W	Description: Override value for rxN_eq_vga1_gain. Its override enable is RXN_OVRD_EQ_IN_1.EQ_OVRD_EN Value After Reset: 0x7 Exists: Always Reset Mask: 0x7
	2:0	EQ_ATT_LVL	R/W	Description: Override value for rxN_eq_att_lvl. Its override enable is RXN_OVRD_EQ_IN_1.EQ_OVRD_EN Value After Reset: 0x0

				Exists: Always Reset Mask: 0x7

LANEN_DIG_ASIC_RXN_OVRD_EQ_IN_1

0x1N0a	15:11	Reserved	R	保留
	10	EQ_OVRD_EN	R/W	Description: Override enable for RX EQ inputs Input signals overridden by this enable are: rxN_eq_dfe_tap1 rxN_eq_ctle_pole rxN_eq_ctle_boost rxN_eq_vga2_gain rxN_eq_vga1_gain rxN_eq_att_lvl Value After Reset: 0x0 Exists: Always Reset Mask: 0x1
	9:2	EQ_DFE_TAP1	R/W	Description: Override value for rxN_eq_dfe_tap1. Value After Reset: 0x80 Exists: Always Reset Mask: 0xff
	1:0	EQ_CTLE_POLE	R/W	Description: Override value for rxN_eq_ctle_pole. Value After Reset: 0x0 Exists: Always Reset Mask: 0x3

LANEN_DIG_ASIC_RXN_EQ_ASIC_IN_0

0x1N13	15:14	Reserved	R	保留
	13:9	EQ_CTLE_BOOST	R	Description: Value from ASIC for rxN_eq_ctle_boost (volatile) (actual reset value is 0xX) Value After Reset: 0x0 Exists: Always Reset Mask: 0x0 Volatile: true
	8:6	EQ_VGA2_GAIN	R	Description: Value from ASIC for rxN_eq_vga2_gain (volatile) (actual reset value is 0xX) Value After Reset: 0x0 Exists: Always Reset Mask: 0x0 Volatile: true
	5:3	EQ_VGA1_GAIN	R	Description: Value from ASIC for rxN_eq_vga1_gain (volatile) (actual reset value is 0xX) Value After Reset: 0x0 Exists: Always Reset Mask: 0x0 Volatile: true
	2:0	EQ_ATT_LVL	R	Description: Value from

				ASIC for rxN_eq_att_lvl (volatile) (actual reset value is 0xX) Value After Reset: 0x0 Exists: Always Reset Mask: 0x0 Volatile: true

LANEN_DIG_ASIC_RXN_EQ_ASIC_IN_1

0x1N14	15:10	Reserved	R	保留
	9:2	EQ_DFE_TAP1	R	Description: Value from ASIC for rxN_eq_dfe_tap1 (volatile) (actual reset value is 0xX) Value After Reset: 0x0 Exists: Always Reset Mask: 0x0 Volatile: true
	1:0	EQ_CTLE_POLE	R	Description: Value from ASIC for rxN_eq_ctle_pole (volatile) (actual reset value is 0xX) Value After Reset: 0x0 Exists: Always Reset Mask: 0x0 Volatile: true

调节 AFE 的值，用户需先从 1N13 和 1N14 读取 FPGA 设置的默认值，如果需要改变，需要将部分值进行更改然后保持其他的 bit 值不变。更新了值之后，需要将 Override 使能信号拉高。

例如，若更新 VGA 值，需要先从 1N13 读回原始设置，更新 VGA1 和 VGA2（通常相等），写入到 1N09；再读回 1N14 寄存器，将 Bit10 设置为 1 其他值不变后，写入 1N0a。

关于 CRI 寄存器用法的一些注意事项：

很多寄存器都有 Override 使能，必须先使能这个寄存器的 Override 模式，然后再改写相应的 bit；

如果一个 Override 使能信号，使能了多个寄存器，若只需要修改其中一部分寄存器，必须确保其他不想修改的寄存器还能保持原来的值。因此需要回读其他不需要修改的寄存器的值，并把这些值写回；

另外还需要注意的是，回读寄存器的地址和要写入的寄存器地址是不同的，也就是要在一个地址读回，然后写入另一个地址。

7 模拟参数扫描建议

7.1 接收侧

可扫描参数和取值范围

表 7- 1 RX 可扫描参数及取值范围

可扫描参数(端口)	最小值（十进制）	最大值（十进制）	备注
rxN_eq_ctle_boost[4:0]	0	31	
rxN_eq_vga1_gain[2:0]、rxN_eq_vga2_gain[2:0]	0	7	这两个端口必须设置为相等的值

ctle_boost 传递函数



图 7- 1 CTLE_BOOST 传递函数

VGA 传递函数



图 7- 2 VGA 传递函数

接收侧 DFE 在 short reach 状态下建议关闭，关闭的方法是 rxN_dfe_bypass 设置为 1。在 medium reach 和 long reach 状态下建议开启。开启 DFE 后，推荐开启连续自适应模式。DFE 需开启的具体插损值需进行摸底。

更新参数的方法：用户逻辑通过寄存器方式改写端口值，然后进行 rxN_reset，看到 rxN_ack 拉低或者 rxN_resetdone 拉高后进行数据误码检测。

7.2 发送侧

可扫描参数和取值范围

表 7- 2 TX 可扫描参数和取值范围

可扫描参数(端口)	最小值（十进制）	最大值（十进制）	备注
txN_eq_main[5:0]	0	40	
txN_eq_post[5:2]	0	15	txN_eq_post[1:0]是小数位，接2’b0。
txN_eq_pre[5:2]	0	10	txN_eq_pre[1:0]是小数位，接2’b0。

选择规则：

txN_eq_main[5:0]+txN_eq_post[5:2]+txN_eq_pre[5:2] <= 40；扫描时 txN_eq_main[5:0]选择几个档位，然后对 txN_eq_post[5:2]和 txN_eq_pre[5:2]进行扫描。

档位 1：txN_eq_main[5:0]=40，打对号的为扫描点，不大勾的部扫描，下同

txN_eq_pre[5:2]\ txN_eq_post[5:2]	0	1	2	3	4	5	6	7	8	9	10
0	√										
1											
2											
3											
4											
5											
6											
7											
8											
9											
10											
11											
12											
13											
14											
15											

档位 2：txN_eq_main[5:0]=35

txN_eq_pre[5:2]\ txN_eq_post[5:2]	0	1	2	3	4	5	6	7	8	9	10
0	√	√	√	√	√	√					
1	√	√	√	√	√						
2	√	√	√	√							
3	√	√	√								
4	√	√									
5	√										
6											
7											

txN_eq_pre[5:2]\ txN_eq_post[5:2]	0	1	2	3	4	5	6	7	8	9	10
8											
9											
10											
11											
12											
13											
14											
15											

档位 3：txN_eq_main[5:0]=30

txN_eq_pre[5:2]\ txN_eq_post[5:2]	0	1	2	3	4	5	6	7	8	9	10
0	√	√	√	√	√	√	√	√	√	√	√
1	√	√	√	√	√	√	√	√	√	√	
2	√	√	√	√	√	√	√	√	√		
3	√	√	√	√	√	√	√	√			
4	√	√	√	√	√	√	√				
5	√	√	√	√	√	√					
6	√	√	√	√	√						
7	√	√	√	√							
8	√	√	√								
9	√	√									
10	√										
11											
12											
13											
14											
15											

档位 4：txN_eq_main[5:0]=25

txN_eq_pre[5:2]\ txN_eq_post[5:2]	0	1	2	3	4	5	6	7	8	9	10
0	√	√	√	√	√	√	√	√	√	√	√
1	√	√	√	√	√	√	√	√	√	√	√
2	√	√	√	√	√	√	√	√	√	√	√
3	√	√	√	√	√	√	√	√	√	√	√
4	√	√	√	√	√	√	√	√	√	√	√
5	√	√	√	√	√	√	√	√	√	√	√
6	√	√	√	√	√	√	√	√	√	√	
7	√	√	√	√	√	√	√	√	√		
8	√	√	√	√	√	√	√	√			
9	√	√	√	√	√	√	√				
10	√	√	√	√	√	√					
11	√	√	√	√	√						
12	√	√	√	√							
13	√	√	√								
14	√	√									
15	√										

档位 5：txN_eq_main[5:0]=20

txN_eq_pre[5:2]\ txN_eq_post[5:2]	0	1	2	3	4	5	6	7	8	9	10
0	√	√	√	√	√	√	√	√	√	√	√
1	√	√	√	√	√	√	√	√	√	√	√
2	√	√	√	√	√	√	√	√	√	√	√
3	√	√	√	√	√	√	√	√	√	√	√
4	√	√	√	√	√	√	√	√	√	√	√
5	√	√	√	√	√	√	√	√	√	√	√
6	√	√	√	√	√	√	√	√	√	√	√
7	√	√	√	√	√	√	√	√	√	√	√
8	√	√	√	√	√	√	√	√	√	√	√
9	√	√	√	√	√	√	√	√	√	√	√
10	√	√	√	√	√	√	√	√	√	√	√
11	√	√	√	√	√	√	√	√	√	√	

12	√	√	√	√	√	√	√	√	√		
13	√	√	√	√	√	√	√	√			
14	√	√	√	√	√	√	√				
15	√	√	√	√	√	√					

txN_eq_main[5:0]小于 15 一般不使用。

TXN_VBOOST_EN 为 0 时，最高 pk-pk 摆幅约为 900mV；TXN_VBOOST_EN 为 1 时，最高 pk-pk 摆幅约为 1100mV；TX_VBOOST_LVL、TXN_IBOOST_LVL[3:0]推荐使用默认值，分别为 TX_VBOOST_LVL =0x5 和 TXN_IBOOST_LVL[3:0]=0xF。

版本信息

日期	版本	说明
2022/01/20	1.0	首次发布正式版本
2022/05/18	1.1	表 7-2 Pre Cursor 最大值从 15 改成 10；“PH1A400 系列”改为“PH1A 系列”
2022/10/31	1.2	1. 更新全文，使用 N 表示信号或属性的 Lane 编码； 2. 更新图 6-1 软件界面图。

版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。